開發者 liblcs.sf.net

  • Logic Circuit Simulation in C++ 免費

    liblcs 是一個硬體描述庫C++旨在像 Verilog HDL 一樣強大和簡單。它目前支持邏輯門,翻轉,時鐘,並方便延遲,連續賦值和可變值轉儲到VCD檔。