Logic Circuit Simulation in C++ 0.0.59

軟體性質: 免費 ‎檔案大小: N/A
‎使用者評分: 5.0/5 - ‎2 ‎評分

liblcs 是一個硬體描述庫C++旨在像 Verilog HDL 一樣強大和簡單。它目前支持邏輯門,翻轉,時鐘,並方便延遲,連續賦值和可變值轉儲到VCD檔。

版本歷史記錄

  • 版本 libLCS-0.0.59 發佈於 2007-10-23
    若干修復和更新
  • 版本 libLCS-0.0.59 發佈於 2007-10-23

軟體細節