全電路版本大大增強了測試台工具： 使用這種低成本但功能強大的工具輕鬆創建測試台 （VHDL）。 自動 從 VHDL 源中提取實體並創建測試台 VHDL 源。 在工具上填充信號名稱，以便使用者只需構造測試模式。 快速 每次修改測試時，不會更改測試台 VHDL 源（測試模式保存到測試向量檔中），因此 VHDL 只編譯一次。 強大 支援描述信號關係的複雜公式。具有重複子節和重複節。文字輸入和繪圖視圖。每次測試時，說明將顯示在模擬器中。 模組化 測試可以在節中構造，測試向量由一個或所有節構建。 靈活 測試台源小且簡單，便於用戶增強。 通過工具保護使用者修改免受更改。使用者可以修改項目測試台進行本地更改，也可以修改範本測試台以進行全域更改（即添加使用者功能）。 測試向量不僅限於實體信號，還可以包括變數和時間。其典型用途是脈衝時鐘線 N 次，而不是具有 N 個向量檔條目。 請注意，時鐘線仍然可以是一個信號，因此向量可以直接在更改時驅動時鐘，以便更好地控制（即使用 N-1 的變數）。另一個用途可能是在源不完整的情況下提供數據 免費軟體（需要下載和安裝授權檔案） 注意需要 Excel 97 或更高。 屏幕截圖和工作示例 www.fullcircuit.com/content/vhdl-testbench-tool或www.fullcircuit.com（用於網站導航功能表和其他專案）
版本歷史記錄
- 版本 2.01 發佈於 2000-12-18
軟體細節
- 軟體分類： 業務 > 其他
- 發佈者： Full Circuit Ltd
- 軟體性質： 免費試用
- 價格： $120.00
- 版本： 2.01
- 作業系統： windows