開發者 wwwhni.uni-paderborn.de/index.php?id=2031&L=1

用於設計可重新配置系統的工具，實現為 Eclipse 外掛程式，主要用於使用早期存取設計流的 Xilinx FPGA。以圖形方式設計系統，附加源檔 （VHDL） 並自動生成（部分）比特流。